퀄리타스반도체가 전 세계 파운드리 공정 중 가장 최선단 공정인 2nm 공정에서 칩렛 UCIe(Universal Chiplet Interconnect Express) PHY IP 및 MIPI(Mobile Industry Processor Interface) PHY IP 개발을 착수했다. 이는 온디바이스 AI와 같은 인공지능 어플리케이션 및 데이터센터, 차세대 자율주행 시장에서의 방대한 데이터 전송에 필요한 대역폭과 속도를 충족하기 위한 수요에 대응하기 위한 솔루션이다.

최근 인공지능, 데이터센터, 자율주행 분야에서 고도화된 신규 어플리케이션의 출시가 폭발적으로 증가하고 있는흐름에 따라, 에너지 효율성에 대한 중요성이 반도체 생태계 전반에 걸쳐 가장 큰 화두로 떠오르고 있으며, 특히 파운드리의 최첨단 웨이퍼에 대한 글로벌 기업들이 경쟁이 치열한 상황이다. 현재 전 세계 파운드리 업계에서 가장 최선단의 공정은 2nm 공정이며, 공정 설계 난이도가 매우 높아 글로벌 매우 극소수의 업체만 해당 공정에 접근권을 부여 받아 설계할 수 있는 것으로 알려져 있다.

퀄리타스반도체는 최근 국내에서 최초로 초고난이도 IP인 PCIe(Peripheral Component Interconnect Express) 6.0 PHY IP의 개발에 성공하여 양산 테스트를 진행 중에 있음에 따라 전 세계적인 기술력을 보유하였음을 입증 받아, 파운드리 최선단 공정인 2nm 공정에 대한 접근권한을 부여 받음으로 인해 글로벌 다수 기업의 요청에 따른 UCIe PHY IP, MIPI D/C PHY IP에 대한 파운드리 2nm 공정의 IP 개발을 착수하였다고 알려왔다. 현재 전 세계에서도 2nm 공정에 IP를 개발할 수 있는 능력을 보유하거나, 접근 권한을 부여 받아 IP를 개발하고 있는 기업은 Synopsys, Cadence Design Systems와 같은 대형 IP 회사밖에 없는 실정이며, 퀄리타스반도체는 이들과 동등하게 파운드리 2nm 공정에 대한 접근 권한을 부여 받음에 따라 타 경쟁사들 대비 더 빠르게 시장 초기에 진입할 수 있는 기회가 주어졌다고 평가할 수 있다. 퀄리타스반도체는 현재 시점에 IP 개발을 착수하여, 2025년 상반기 시제품 제작, 하반기 중 IP 검증 완료를 목표로 하는 계획이다. MIPI IP의 경우, 5nm 공정에서 최신의 MIPI 규격인 8G 속도를 검증한 바 있으며, 검증된 구조가 이번 2nm 개발에서도 적용되어 개발 일정을 가속화할 수 있을 것으로 보인다.

퀄리타스반도체 관계자에 따르면, 현재 고객사의 수요에 따라 칩렛 인터페이스인 UCIe PHY IP, 모바일 인터페이스인 MIPI PHY IP를 우선적으로 개발에 착수하였으나, 퀄리타스반도체가 주력하고 있는 PCIe PHY IP에 대한 2nm 공정의 IP에 대한 문의도 이어지고 있음에 따라 개발 착수 계획을 앞당기고 있다고 알려왔다. 퀄리타스반도체 김두호 대표는 “현존하는 파운드리 최선단 공정인 2nm 공정에 IP를 개발할 수 있는 역량을 보유하였다는 것에 고무적”이라며, “고객사와 협의하고 있는 UCIe PHY IP, MIPI D/C PHY IP 외에도 당사의 주력 IP인 PCIe PHY IP도 현재 개발 후 양산 테스트 중인 5nm 공정 IP에 이어, 4nm 및 2nm 공정의 PCIe PHY IP 개발도 조만간 착수할 계획”이라고 말했다. 또한 “2nm 공정 IP는 현재 납품되고 있는 최고가 IP와 비교하여도 매우 고가의 IP이기 때문에, 2nm 공정 IP가 매출로 반영되는 시점에 당사의 폭발적인 성장이 기대된다”고 전했다.